20MHz 电容三点式(Clapp)振荡电路 — 逐元件连接说明

概览与设计指标

本文逐元件说明一台 20MHz 电容三点式(Clapp)振荡器的连接方式、偏置计算、元件选型与调试步骤。电路分为三级：

• 振荡级 Q1：2N3904，基极直流接地的 Clapp 拓扑，LC 回路决定频率。
• 缓冲级 Q2：2N3904 射极跟随器，隔离负载、避免频率牵引。
• 输出级 IC1：THS3091 电流反馈运放，同相放大后经 50Ω 串阻匹配输出。

本文的定位是实验样机起点，不是“可靠起振、20MHz 余量充足、50Ω 输出保证 ≥1.2Vpp、全链不削波”的定型结论。文中数值用于指导设计和调机，未经实板测量，也未做带厂商模型的非线性仿真，不能当作实测结果。

设计指标

一、电路结构总览

先看整机的信号与供电骨架。左侧为三路电源母线，中间为振荡与缓冲，右侧为运放输出与匹配网络。

                     ┌── C4 10μF ── GND（钽电容，正极接 VCC）
外部 +12V ── VD1 ────┼──────────────────────────────────────────── VCC(+11.3V)
                     └── C12 100nF ── GND
外部 -12V ── VD2 ──── VEE(-11.3V)
        C10 10μF:正极接 GND、负极接 VEE

VCC ── L1(2.2μH) ──┬─ CV1(5~20pF) ── GND
                    ├─ C15(可选 COG，默认不焊) ── GND
                    │
                    ├─ C1(120pF) ──┐
                    │               Q1 发射极 ──┬─ C2(120pF) ── Q1 基极 ──┬─ C3(18pF) ── GND
                    │                           │                          │
                    └─ C6(10pF) ── Q2 基极      R3(10k) ── VEE            R1(47k) ── GND

Q2:集电极 → VCC;
   基极 ← C6、R4a(100kΩ→VCC)、R4b(100kΩ→GND);
   发射极 → R5(1kΩ→GND)，并 → C5(100nF) ──┬─ R6(10kΩ) ── GND
                                           └─ IC1 Pin3(+IN)

IC1(THS3091, CFA):Pin3 ← C5/R6;
                   Pin2 ← R7(430Ω)→GND、R8(1.2kΩ)→Pin6;
                   Pin6 → R9(50Ω) → C14(100nF) → BNC 中心针;
                   Pin7 = VCC + C9(100nF,紧贴); Pin4 = VEE + C11(100nF,紧贴)

二、电源输入与滤波电路

2.1 输入端子（3P 接线座）

• 端子-1（上）：外部 +12V 直流电源正极
• 端子-2（中）：外部 GND 系统地
• 端子-3（下）：外部 -12V 直流电源负极

2.2 防反接二极管

VD1 — 1N4007（正电源防反接）

• 阳极(A)：连接至输入端子-1（外部 +12V）
• 阴极(K)：连接至内部 +12V 电源总线(VCC)
• 作用：极性正确时正向导通，内部 VCC ≈ +11.3V（约 0.7V 管压降）；反接时截止。

VD2 — 1N4007（负电源防反接）

• 阴极(K)：连接至输入端子-3（外部 -12V）
• 阳极(A)：连接至内部 -12V 电源总线(VEE)
• 作用：极性正确时导通，内部 VEE ≈ −11.3V；反接时截止。

后文工作点均按内部母线 +11.3V / −11.3V 计算；正文里写 +12V/−12V 只是称呼母线。

2.3 电源滤波电容

C4 — 钽电容 10μF/25V

• 正极：VCC；负极：GND
• 作用：正电源低频储能滤波。

C10 — 钽电容 10μF/25V

• 正极：GND（注意极性）；负极：VEE
• 作用：负电源低频滤波。钽电容正极必须接较高电位（这里是 GND），接反会损坏。按上述连接，极性正确。

C9 — MLCC 100nF/50V

• 一端：VCC；另一端：GND
• 布局：紧贴 IC1 Pin 7(VCC+)，引线 < 3 mm，回流路径短。

C11 — MLCC 100nF/50V

• 一端：VEE；另一端：GND
• 布局：紧贴 IC1 Pin 4(VCC-)。

C12 — MLCC 100nF/50V

• 一端：VCC；另一端：GND
• 布局：紧贴 L1 的 VCC 端。VCC 在 20MHz 必须经此电容呈交流地，Clapp 谐振环才闭合。
• 说明：100nF 的 0.08Ω 容抗是理想电容值。20MHz 下还取决于封装 ESL/ESR 和走线；短回路贴片电容通常仍能完成耦合，但不能仅凭理想公式声称“完全无影响”。

三、振荡级 Q1 — Clapp（串联型电容三点式）振荡器

3.1 振荡管 Q1 — 2N3904（NPN）

• 封装必须在 BOM 里锁死，焊盘编号不能混用：
  • 默认实验件：onsemi 2N3904，TO-92。面向印字平面，从左到右 E、B、C。
  • 若改贴片：MMBT3904，SOT-23（常见 onsemi 脚位为 Pin1=B、Pin2=E、Pin3=C）。不得把 TO-92 的 1/2/3 脚画到 SOT-23 上。
• 引脚连接：
  • 集电极(C)：同时连接 L1 的一端、CV1 的一端、C15 的一端（若焊）、C1 的一端、C6 的一端
  • 基极(B)：同时连接 R1 的一端、C2 的一端、C3 的一端
  • 发射极(E)：同时连接 R3 的一端、C1 的另一端、C2 的另一端
• 选型说明：数据手册 fT ≥ 300MHz 的条件是 IC=10mA、VCE=20V，不能直接当 Q1≈1mA 时的保证值。Cobo 最大 4pF、Cibo 最大 8pF 也是专门偏压下的上限；正偏导通时应把 Cμ 放在 B–C、把 Cπ 放在 B–E，不能把 Cobo 直接并到集电极–地。

拓扑说明：这是基极直流接地的 Clapp。以 B 为参考：C–L1–交流地–C3–B 为串联 LC 支路，C1/C2 跨接 C–B，E 为电容分压点。CV1 并在 L1 的交流两端。基极经 R1 到 GND，交流上只经 C3 到地——C3 是谐振元件（20MHz 约 442Ω），不是旁路电容，基极不是 RF 地。不宜把本电路简单叫做“共基放大器”，共基只描述直流偏置。

3.2 直流偏置电阻

R1 — 金属膜电阻 47kΩ（1%）

• 一端：Q1 基极(B)；另一端：GND
• 作用：基极直流接地电阻。

R3 — 金属膜电阻 10kΩ（1%）

• 一端：Q1 发射极(E)；另一端：VEE（−12V 母线），不是 GND
• 作用：发射极直流负反馈，并减轻对反馈网络的交流加载。

工作点（内部母线 ±11.3V，VBE=0.65V）：

• 电流稳定在约 1mA，基极电压随 β 在约 −0.90V ~ −0.16V 之间变化，并非固定接近 −0.5V。
• Vc ≈ +11.3V（L1 直流电阻≈0），Vce 约 12.4V（β=100）。
• gm ≈ IE/26mV ≈ 39mS（β=100），高于 §3.6 简化模型的起振阈值，支持“可能起振”，但不是完整环路增益。
• 起振后的整流自偏置还可能改变这些静态值。

调试要点：Q1 基极、发射极均为负电压。

3.3 谐振电感

L1 — 高频电感 2.2μH（SRF > 100MHz）

• 一端：Q1 集电极(C)；另一端：VCC
• 选型：
  • 优先成品贴片高频绕线电感（如 Murata LQW21H 的 2.2μH，或同等 SRF>100MHz 的 0805 绕线）。LQW18AN 是 nH 级，没有 2.2μH，不可选用。
  • 分销页上 LQW21HN2R2J00L 有 SRF=300MHz、Qmin=35（测试频率 10MHz）。这只说明它能用于高频，不能据此认定 20MHz 的 Q=80，也不能把 10MHz 的 Q 搬到 20MHz。采购与建模以厂商曲线为准。
  • 或自制空心线圈：漆包线径 0.3mm、内径约 5mm（4.8~5.5mm）、29~31 匝单层密绕。Wheeler 公式中 r、l 必须用英寸，r 取中心线半径 = (内径+线径)/2： $$L(\mu\mathrm{H})=\frac{n^2 r^2}{9r+10l},\quad r=\frac{(5.0+0.3)/2}{25.4}\approx 0.1043\ \mathrm{in}$$ 按下表参数可复现：

    匝数	内径 5mm、线径 0.3mm	约感量
    29	中心线直径 5.3mm	2.10μH
    30	同上	2.19μH
    31	同上	2.27μH

    推荐 30~31 匝，目标 2.2μH，以 LCR 表为准。空心线圈误差大，用匝间间距或 ±1~2 匝微调。
  • 淘汰条件落在 Q、SRF、损耗：工字/色环只是外形名。普通电源扼流圈通常不适合此谐振；高频绕线或空心线圈才考虑。
• Q=80 是设计假设，必须实测 L1 在 20MHz 的 Q 和阻抗，不能当作已验证参数。
• 作用：与 C1/C2/C3/CV1 构成 LC 回路，兼作集电极馈电。

3.4 频率微调电容与补偿焊盘

CV1 — 陶瓷微调电容 JML06-20P（5~20pF）

• 一端：Q1 集电极(C)；另一端：GND
• 作用：并在 L1 交流两端，连续微调频率。
• 为什么选 5~20pF：见 §3.6。2.2μH 在 20MHz 需要约 9.7pF 的 CV1，用 3~10pF 会顶到上限、可调窗口偏窄；5~20pF 能把 20MHz 放在行程中低段，并留出补偿余地。
• 可购替代：2~20pF、3~18pF、5~20pF 同类微调电容均可；不建议把 3~10pF 作为唯一调节手段。

C15 — 可选并联补偿，COG 2.2 / 4.7 / 10pF（默认不焊）

• 一端：Q1 集电极(C)；另一端：GND（与 CV1 完全并联）
• 作用：实板寄生偏小、频率整体偏高时，用固定电容把调节窗口平移下来。它不是主定值，未测实板前不要先焊死。

3.5 反馈电容与 Clapp 串联电容

C1 — COG(NPO) 120pF ±5%

• 一端：Q1 集电极(C)；另一端：Q1 发射极(E)
• 作用：C–E 反馈（分压上臂）。

C2 — COG(NPO) 120pF ±5%

• 一端：Q1 基极(B)；另一端：Q1 发射极(E)
• 作用：B–E 反馈（分压下臂）。基极不是交流地。

C3 — COG(NPO) 18pF ±5%（Clapp 核心）

• 一端：Q1 基极(B)；另一端：GND
• 作用：与 L1 构成集电极–基极之间的串联谐振支路（集电极 → C1 → 发射极 → C2 → 基极 → C3 → GND → 去耦 → VCC → L1 → 集电极）。C1、C2 远大于 C3，频率主要由 L1 与 C3 决定。
• 结电容：Cπ 在 B–E（与 C2 并联），Cμ 在 B–C（与 C1、C2 串联支路并联），不是“结电容都并联在 C1、C2 两端”。

3.6 振荡频率计算

三个串联电容的无源等效为：

需要特别注意 Cμ 的接入节点：基极不是交流地，Cμ 应接在 C–B，而不是并到集电极–地。

计入 Cμ（取 4pF）与对地杂散（缓冲 4pF + PCB 1pF），忽略 gm、Cπ 和电阻加载：

• C1/C2 串联 = 60pF；加上 Cμ=4pF 后，C–B 为 64pF
• 再与 C3=18pF 串联：Ceq = 14.049pF（4pF 的 Cμ 只贡献约 0.20pF，不是 +4pF）
• CV1=6pF 时，对地总电容 ≈ 14.049+6+5 = 25.049pF，简单 LC ≈ 21.44MHz
• 2.2μH @ 20MHz 需要总电容 28.784pF，故 CV1 ≈ 28.784−14.049−5 = 9.74pF

这只是一个无源示例，不是实板频率的断言。Q2 负载、Cπ、Cμ 随偏压变化和非线性都会改变结果。因此本设计的工程处理是：

1. C1/C2/C3 取 120/120/18pF，不根据该无源示例改主电容。
2. CV1 取 5~20pF，20MHz 的计算点约 9.7pF，落在中低段；再预留 C15。
3. 作为交叉检查，若采用把 Cμ 并到集电极–地的粗略模型（对地 Cpar≈12pF），CV1 要到约 2.94pF 才到 20MHz，已低于 3pF 下限——窄范围微调电容两边都不宽裕。

JML06-20P 的无源示例范围（L=2.2μH，Ceq=14.049pF，对地 5pF，仅供调机预期，不是验收值）：

简化小信号模型（C1=C2=120pF、C3=18pF、CV1=6pF、9pF 对地寄生，保留 R1/R3 和理想 gm，忽略 rπ、Cπ、Cμ、ro）给出：无损电感时 gm_crit≈6.82mS @ 19.977MHz；加 36.6kΩ 缓冲负载 ≈8.88mS；再加 Q=80 ≈12.31mS。Q1 的 gm≈39mS 高于这些阈值，支持“可能起振”。但 “39 / gm_crit”只是该简化模型的跨导比，不是完整环路增益；第一行也仍有 R1/R3 耗能。

3.7 起振条件与反馈比（统一参考节点）

无源、忽略晶体管时，令 Vc=1：

0.115 是以集电极对地为参考；0.500 是以集电极–基极为参考。二者不能当作“晶体管加载后反馈量的上下界”。讨论起振时应写明参考节点，用 VBE/VCE 或 VBE/VC 的复数传递函数，而不是把两个实数掺在一起。

幅度：无 AGC 的 LC 振荡器靠非线性达到稳态，这不否定设计。但稳态幅度由回路损耗、偏置整流、器件和负载共同决定，不能由小信号阈值推出 1~3Vpp；1~3Vpp 只能当作待测范围。

四、射频缓冲级 Q2 — 射极跟随器

振荡器直接驱负载会牵引频率。Q2 作射随：输入阻抗高，输出阻抗低。

4.1 缓冲管 Q2 — 2N3904

• 封装规则同 Q1，与 Q1 同一厂家、同一封装，避免混用引脚图。
• 集电极(C)：VCC
• 基极(B)：C6 另一端、R4a、R4b
• 发射极(E)：R5、C5

4.2 级间耦合电容

C6 — COG(NPO) 10pF ±5%

• 一端：Q1 集电极(C)
• 另一端：Q2 基极(B)
• 作用：隔直通交。
• 负载与分压都是粗估，不能用来保证幅度：
  • 手册 Cibo=8pF 是 BE 反偏、IC=0、1MHz 的最大值；导通时应使用含扩散电容的 Cπ。
  • |β(20MHz)|≈15 即使模接近，也是有相位的。按 β0=100、fT≈300MHz 的单极点示意：β(20MHz)≈2.20−j14.67，模约 14.8，不能当成纯电阻增益 15，更不能把这个相位再叠到已经含 Cπ 的 gm 源上。
  • 一致的简化写法（忽略 ro、Q2 集电极作交流地）是：yπ=1/rπ+sCπ，rπ=β0/gm；Av=(gm+yπ)/(gm+yπ+Y_E)；Y_in=1/(R4a∥R4b)+sCμ+yπ(1−Av)；Y_缓冲=sC6·Y_in/(sC6+Y_in)。
  • 应用所选厂家的 Q2 模型，在实际偏置和后级负载下计算或测量这两个量。C6 的取值不改。

4.3 基极分压偏置电阻

R4a — 金属膜电阻 100kΩ

• 一端：VCC；另一端：Q2 基极(B)

R4b — 金属膜电阻 100kΩ

• 一端：Q2 基极(B)；另一端：GND
• 不可省略。
• 工作点（β=100）：理想分压 5.65V；计入 Ib 后 Vb≈4.0V，Ve≈3.3V，Ie≈3.3mA。β=50~300 时 Vb 约 3.1~4.9V。

4.4 发射极电阻

R5 — 金属膜电阻 1kΩ

• 一端：Q2 发射极(E)；另一端：GND
• 静态电流约 3.3mA。

4.5 输出耦合电容

C5 — 100nF（X7R，50V）

• 一端：Q2 发射极(E)；另一端：R6 与 IC1 Pin 3
• 20MHz 理想容抗约 0.08Ω；实际仍取决于 ESL/ESR 与布线，短贴片通常可用。

五、输出放大级 IC1 — THS3091（电流反馈运放）

5.1 器件、手册与带宽

• THS3091 是 电流反馈运放（CFA），没有用 GBW÷增益估带宽这一说。
• 封装：原理图默认 THS3091D（普通 SOIC-8），须锁定具体后缀和手册版本。现行 K 版与旧 D 版资料不可混用作为保证。若实际买到 DDA 等 PowerPAD 版本，按现行手册连接散热焊盘（通常接到最负电源 VEE）并补过孔散热。
• 供电：现行推荐 ±5V 至 ±16V，本设计 ±11.3V 合法。
• 引脚：Pin1/5/8 = NC，Pin2 = 反相输入，Pin3 = 同相输入，Pin4 = 负电源，Pin6 = 输出，Pin7 = 正电源。
• 不要无条件套用 235MHz / 7300V/μs。按 TI SLOS423K、±15V：G=5、Rf=1kΩ、RL=100Ω、输出 200mVpp 时小信号带宽典型 205MHz；压摆率在 G=5、20V 阶跃时典型 6000V/μs。这些不是 ±11.3V、G≈3.79 的保证值，也不是整机实测。判断仍是：处理 20MHz 有能力余量。
• Rf：Table 8-1（RL=100Ω、最小峰化）G=2 推荐 Rf=Rg=1.21kΩ，G=5 推荐 Rf=1kΩ、Rg=249Ω。CFA 稳定性还与增益、输入阻抗、负载、寄生有关。1.2kΩ / 430Ω 是合理起点；手册并未为这一精确组合保证 200MHz。“固定 Rf、只改 Rg 不影响稳定性”过于绝对。

5.2 引脚连接（SOIC-8）

IC1 Pin 7 / Pin 4

• Pin 7 → VCC，紧贴 C9
• Pin 4 → VEE，紧贴 C11

IC1 Pin 3（+IN）

• 接 C5 与 R6（R6 另一端 GND）
• 同相输入偏流：±15V 表典型约 4μA、最大 15~20μA。完整输出偏移还要计入 Vos 和反相端偏流经 Rf 的项。按全温度最大 IB+=20μA、IB−=25μA、Vos=5mV 绝对值相加，约 \(3.7907\times(10\,\mathrm{k\Omega}\times 20\,\mu\mathrm{A}+5\,\mathrm{mV})+1.2\,\mathrm{k\Omega}\times 25\,\mu\mathrm{A}\approx 0.807\,\mathrm{V}\)。 这是 ±15V 表的参考预算，不是 ±11.3V 的器件保证。C14 隔直仍然合理，R6 不宜减小。
• 与 C5 构成高通，fc≈159Hz，对 20MHz 无影响。

IC1 Pin 2（−IN）

• 接 R7 与 R8。R8 必须紧靠 Pin2 与 Pin6，反馈路径短，限制反相输入节点寄生电容。

IC1 Pin 6（OUT）

• 接 R8 另一端与 R9 一端。
• R9 另一端只接到 C14，再由 C14 到 BNC。禁止 R9 直连 BNC。
• R9 靠近运放输出脚。

IC1 Pin 1/5/8（NC）

• 悬空。敏感节点下方的铜皮按 TI 布局建议处理，不要用“底层全部铺地”代替。

5.3 增益设定电阻

R7 — 金属膜电阻 430Ω（1%）

• 一端：Pin 2；另一端：GND
• Rg。G = 1 + 1.2k / 430 ≈ 3.79。先保持此值；等测到振荡级/缓冲级实际幅度后再决定是否改 R7，不要把放大能力当成幅度已经达标。

R8 — 金属膜电阻 1.2kΩ（1%）

• 一端：Pin 2；另一端：Pin 6
• CFA 的 Rf，与手册 1k~1.21kΩ 同量级。

测后再调（不要先改）：

• 50Ω 负载过大、接近削波：R7 → 1.2kΩ（G=2）
• 幅度不足：R7 → 330Ω（G≈4.6），Rf 不变，仍须按实际布局看稳定性

5.4 输出匹配电阻

R9 — 金属膜电阻 50Ω（1%）

• 一端：Pin 6；另一端：C14 的输入端（不是 BNC）
• 与 50Ω 负载串联匹配；限制短路电流；负载大约得到运放输出的一半。

5.5 幅度链（有条件预算，不是保证）

取 Q2 增益 0.99、后级耦合 0.998、G=3.7907、50Ω 分压 0.5，仅当 Q1 恰好输出 1Vpp 时：

因此“保证 ≥1.2Vpp”只符合约 0.65 的名义情况，覆盖不了 0.56。对指标 ≥1Vpp，悲观耦合只有约 5% 计算余量，尚未覆盖电阻公差、实际 20MHz 增益和振荡幅度变化。

驱动能力的数量级仍然成立：负载 1Vpp 时运放约需 2Vpp、负载峰值约 10mA，20MHz 正弦压摆需求约 126V/μs，另加反馈支路电流，远低于 THS3091 典型能力。“约 19Vpp 摆幅”一类的说法必须写明负载和失真条件，不能当成本电源下的保证。

验收：在最终 50Ω 负载下同时满足频率范围和 ≥1Vpp。若要求“正弦波”，再补谐波或 THD 限值。

六、输出端子与电源指示

6.1 输出端子 OUT — BNC 座

• 中心针：C14 的输出端
• 外壳：GND

C14 — 100nF（X7R，50V），默认安装

• 一端：R9 的另一端；另一端：BNC 中心针
• 完整链：Pin6 → R9 → C14 → BNC
• 隔离运放输出直流（典型约 0.15V，按 ±15V 最大偏置预算可到约 0.8V）。20MHz 理想容抗约 0.08Ω。负载确认直流不敏感且需要直流耦合时再短接。

6.2 电源指示灯

R10 — 电阻 1kΩ

• 一端：VCC；另一端：LED1 阳极
• 电流 ≈ (11.3V−2V)/1kΩ ≈ 9mA

LED1

• 阳极：R10；阴极：GND

七、20MHz 布局（按杂散电容和 CFA，而不是按波长百分比）

20MHz 自由空间 λ=15m，走线占波长很小，但不能由此说“1cm 引线影响可忽略”或“无反射问题”。振荡级约 1pF 杂散就会造成约 1.7% 的一阶频率变化，已经接近 ±2% 指标；THS3091 的闭环稳定性远高于 20MHz。

1. 地：双层 PCB、谐振回路短、就近去耦，合理。底层铺地有利，但敏感节点（尤其 CFA 反相输入）下方的铜皮按 TI 建议处理。
2. 振荡环：L1、C1、C2、C3、CV1、Q1 走线总长尽量 < 15mm；L1 紧贴集电极。杂散按 pF 级管理，不要按电长度管理。
3. 回路闭合：C3/R1 接地与 L1 的 VCC 端必须经 C12/C4 在 20MHz 低阻抗闭合。
4. CFA：R8 紧靠 Pin2 与 Pin6；反馈短；限制反相输入寄生；电源去耦回流短；R9 靠近 Pin6。
5. 输出：THS3091 → R9 → C14 → BNC 仍宜短。需要长走线时再按 50Ω 微带考虑，而不是宣称 3cm“无反射”。
6. 屏蔽：可选。周围有接收设备时给振荡级加罩。
7. 材质：谐振/反馈必须 COG；去耦 X7R；电阻金属膜 1%。

八、完整信号流向

从 ±12V 输入到 50Ω 负载的完整链路，可以压缩成下面这张图：

九、关键元件清单

十、调试步骤

1. 通电前：核对 VD1/VD2 方向；C10 正极接 GND；Q1/Q2 按所选定封装核对 E/B/C；R3 接 VEE；确认 R9 与 BNC 之间有 C14；CV1 已是 5~20pF。
2. 静态（直流档）：
   • Q1：β=100 时 Vb≈−0.47V、Ve≈−1.12V；β 偏低时 Vb 可到约 −0.9V。均为负压。Vc≈+11.3V
   • Q2：Vb≈4.0V、Ve≈3.3V（3~5V 均可能）
   • IC1 Pin6：典型约 ±0.15V，按最大偏置预算可到约 ±0.8V；BNC 经 C14 后直流 ≈ 0
3. 起振、频率、幅度——先从 BNC 测：
   • 输出接 明确的 50Ω 终端（通过式终端或负载电阻），用示波器/频率计看是否起振、频率和幅度。
   • 不要用 10× 探头点 Q1 集电极当工作频率。2.2μH 在 20MHz 总电容只有约 28.8pF。探头 10MΩ 不是主因，输入电容才是：+10pF 时简单估算约 17.2MHz，+15pF 约 16.2MHz。探头损耗和接地引线还会再拖。即使约 1pF 的有源探头也不是完全无影响。
   • 必须点谐振节点时，用已知电容的低电容有源探头或已评估的小电容取样，并记录探头电容。校准始终带着最终 50Ω 负载。
4. 不起振时（仍优先在 BNC 侧判断）：
   • L1 开路、Q 过低或误用电源扼流圈
   • C1/C2/C3 虚焊或值错
   • C12/C4 未把 VCC 在 20MHz 交流接地
   • 再调 CV1
5. 频率：CV1 把输出调到 20.000MHz，尽量落在行程中段。整体偏高：焊 C15，或略增 C3 / 略增 L1 匝数。整体偏低：减小 C3 或减少匝数。不要改 120/18pF 定值。
6. 幅度：50Ω 负载下 ≥1Vpp 为指标。不足则测 Q2 发射极和运放输出，再考虑 R7→330Ω；过大接近削波则 R7→1.2kΩ。不要把“运放还能放大”当成已经达标。
7. 负载：接入 50Ω 后幅度约空载一半，正常。验收至少同时满足频率范围和 ≥1Vpp。

十一、建议的验证顺序（样机）

1. 固定 Q1/Q2 厂家型号、L1 料号或实测 L/Q，建立含 Cπ、Cμ、R1/R3、Q2 和后级负载的模型；给出网表与模型来源。
2. 扫描 CV1、L/C 公差和 L1 损耗，确认 20MHz 在可调中段，再定 C15 是否焊接。
3. 非线性起振与稳态：记录 Q1/Q2/运放幅度、工作点漂移、谐波，再锁定 R7。若加人为扰动，须避免把振铃当成自激。
4. 冷启动、热机频漂、供电变化、负载变化、失真，一律在 BNC + 50Ω 下做。

参考资料

• [1] onsemi 2N3903/2N3904 数据表
• [2] TI THS3091 数据表
• [3] LQW21HN2R2J00L 等分销参数仅作选型线索，Q 与 SRF 以厂商规格书为准。

本文为设计说明与实验样机起点，未做实板测量，也未做带厂商模型的非线性仿真。